软件学报

作者：苏浩然，李文泰，古金宇，臧斌宇，陈海波，管海兵

单位：苏浩然，上海交通大学 软件学院, 上海 20024011,李文泰，上海交通大学 软件学院, 上海 20024002,古金宇，上海交通大学 软件学院, 上海 20024003,臧斌宇，上海交通大学 软件学院, 上海 20024004,陈海波，上海交通大学 软件学院, 上海 20024005,管海兵，上海交通大学 软件学院, 上海 20024006

关键词：进程间通信;微内核;SPARC架构;性能调优

基金：国家自然科学基金青年基金(62202292); 上海市科技创新行动计划(22511101102)

微内核系统将系统服务迁移到用户态运行, 因其架构隔离性而具有高可靠性的优势, 这一优势与航天领域的需求相契合. SPARC架构的处理器被广泛应用于航天飞船、卫星载荷以及星球车的控制设备上, 而该架构的寄存器窗口机制会影响微内核进程间通信(inter-process communication, IPC)的性能, 其核间中断(inter-processor interrupt, IPI)也会严重影响跨核IPC的效率. IPC作为微内核系统的关键机制, 对微内核上应用程序的整体性能十分重要. 基于对SPARC寄存器窗口机制的观察, 重新设计实现寄存器组机制, 由系统内核对寄存器窗口进行分配和管理, 并藉此实现SPARC架构上的BankedIPC. 同时, 在多核场景下, 针对SPARC上IPI性能较差的问题, 设计实现FlexIPC以优化跨核IPC的性能. 使用这些方法对自研微内核ChCore上已经实现的通用的同步IPC进行优化. 测试表明, 优化后SPARC上微内核的IPC平均性能提升至原来的2倍, 应用性能提升最高可达15%.

来源：2025年第5期

《软件学报》期刊编辑部

查看软件学报杂志2025年第5期